В статье решены задачи обнаружения и локализации неисправностей в off-line режиме для матричной структуры - базовой концептуальной схемы при аппаратной реализации операционных блоков управляемых перестановок. Полученные результаты устанавливают верхние оценки сложности обнаружения и локализации неисправностей в off-line режиме для аппаратных реализаций высокоскоростных блочных шифров.
