Зведений каталог бібліотек Харкова
Соловьев, Р. А. Обнаружение ложных путей в цифровых схемах на основе логических импликаций [Текст] / Институт проблем проектирования в микроэлектронике РАН // . — С. 78-84.
- Анотація:
Предложен альтернативный подход, позволяющий за приемлемое время на основе логических ограничений обнаружить большую часть ложный путей. Известно, что задача анализа логических обнаружений является NP-полной.
- Є складовою частиною документа:
Известия вузов. Электроника. [Текст] // Известия вузов. Электроника ; Министерство образования РФ, Московский государственный институт электронной техники - М. : МИЭТ. — 2007.
- Теми документа
