В статье на основе анализа предложенных ранее методов аппаратной реализации операций в конечных полях на одномерном каскаде конструктивных модулей рассматривается реализация на ПЛИС с использованием языка VHDL оптимизированных по аппаратным затратам параметрических ядер в зависимости от вариантов кодирования внутренних состояний. Параметром настройки на конкретную реализацию является порядок поля.
