Зведений каталог бібліотек Харкова

 

EVLN, Ranga
    Integrated Circuit Delay Analysis for 500 Million Transistors: Parameter Optimization using Taguchi Approach [Текст] / Ranga EVLN, K. Kishore // . — С. 89-96.


- Анотація:

Анализ задержки интегральной цепи, состоящей из 500 миллионов транзисторов, оптимизирован с использованием тестового плана L8 в форме ортогонального массива и предложено программное обеспечение для автоматизированного проектирования и для анализа экспериментов на основе подхода Тагучи.

- Є складовою частиною документа:

- Теми документа

  • УДК // Прикладні інформаційні (комп’ютерні) технології



Наявність
Установа Кількість Документ на сайті установи
Науково-технічна бібліотека Національного аерокосмічного університету ім. М.Є. Жуковського   Перейти на сайт