Предложена технология тестирования и верификации цифровых систем для диагностирования и исправления ошибок HDL-моделей, основанная на совместном использовании механизма ассерций и тестопригодного проектирования. Представлена универсальная модель программного компонента в виде транзакционного графа.