В работе выполнен анализ эффективности эвристического алгоритма оптимизации размещения микрокоманд в адресном пространстве управляющей памяти, позволяющего повысить величину вероятности кэш-попаданий модуля кэш-памяти в составе композиционных микропрограммных устройств управления с разделением кодов. На примере граф-схемы алгоритма средней сложности исследованы эффективности шести различных стратегий выбора первой операторной линейной цепи при формировании блока управляющей памяти. Получены значения прироста вероятности кэш-попаданий для различных размеров строки модуля кэш-памяти. Ключевые слова: микропрограммное устройство управления, кэш-память, микрокоманда, граф-схема алгоритма, оптимизация вероятности кэш-попаданий, эвристический алгоритм, управляющая память.
