Описывается система CLTT проектирования функциональных блоков заказных цифровых сверхбольших интегральных схем, выполненных на основе КМОП-технологии. Маршрут проектирования позволяет по исходному описанию функциональных блоков на языке VHDL получить послойный топологический чертеж с компактным размещением макроэлементов, информационных связей, шин питания и заземления в соответствии с технологическими требованиями. Ключевые слова: сверхбольшая интегральная схема, макроэлементы с регулярной структурой, комбинационная логика, программируемые логические матрицы, VHDL, размещение элементов, трассировка соединений, описание топологии
