Рассматривается метод логического синтеза, предназначенный для проектирования интегральных схем с использованием современных технологических процессов, требующих регулярной топологии на базовых слоях. Предлагаемый подход использует транзисторные шаблоны в качестве минимальных функциональных элементов для логического синтеза. Описывается функциональность шаблонов и демонстрируются результаты синтеза на примерах. Эксперименты показывают, что предложенный стиль проектирования регулярных схем потенциально способен сократить площадь по сравнению с синтезом на стандартных ячейках. Ключевые слова: регулярная топология, регулярная заготовка, логический синтез, транзисторный шаблон
