Рассматриваются алгоритмы поиска критических путей сигналов, используемые в статическом временном анализе (СВА) синхронных цифровых схем. Для содержащих миллионы транзисторов СБИС алгоритмы СВА могут работать несколько суток, что существенно осложняет разработку и отладку схем. Поэтому в статье особое внимание уделяется возможности параллелизации методов и инкрементальным методам СВА. Рассмотрены известные подходы к параллелизации СВА и методы повторного анализа схемы после ее редактирования. Подходы сравниваются с точки зрения применимости к различным схемам, оценивается эффективность параллелизации. Ключевые слова: параллельные алгоритмы, инкрементальные алгоритмы, поиск критических путей в графе, статический временной анализ
