Наведено класифікаційні ознаки пам'яті з впорядкованим доступом та запропоновано на їх основі реалізацію в програмовних логічних інтегральних схемах паралельної пам'яті з впорядкованим доступом з попереднім налаштуванням. Здійснено вибір характеристик цієї пам'яті, а саме - кількості входів даних, кількості виходів даних, часу введення даних, часу виведення даних розрядності даних, ємності пам'яті. Розроблено програмну модель цієї пам'яті мовою VHDL, проведено моделювання та наведено результати симуляції її роботи, виконано її логічний синтез. Наведено результати реалізації цієї пам'яті в програмовних логічних інтегральних схемах фірми Xilinx. Ключові слова: паралельна пам'ять, багатопортова пам'ять, пам'ять з впорядкованим доступом, програмовні логічні інтегральні схеми.
