Предложен метод уменьшения аппаратных затрат в логической схеме композиционного микропрограммного устройства руководства при реализации на CPLD. Метод базируется на наличии псевдоеквивалентных операторных линейных цепей, большого коэффициента объединения за входом в макрочарунок PAL и свободных выходов встроенных блоков памяти микросхем ПЛИС.
