Масштабирование объемных МОП структур в нано микросхемах приводит к значительным проблемам из-за укороченных канальных эффектов, вызывающих рост утечек. Технология FinFET стала наиболее перспективной заменой объемной КМОП благодаря уменьшению эффектов короткого канала. Двух-затворный FinFET (dual-gate или DG FinFET) может быть спроектирован или путем соединения затворов для оптимизации характеристик, или оба затвора могут управляться независимо для уменьшения токов утечки и потребляемой мощности. Шести-транзисторная SRAM ячейка, основанная на FinFET с независимыми затворами IG (independent-gate), описанная в данной работе, обеспечивает одновременное уменьшение потребляемой мощности в активном режиме и режиме ожидания. В работе рассмотрена FinFET технология с независимыми затворами, так как она по сравнению с другими обеспечивает меньшее потребление мощности, меньшую площадь устройства и сравнительно небольшую задержку. Проведено сравнение токов утечки и потребляемой мощности FinFET с независимыми затворами и FinFET SRAM ячейки с соединенными затворами. Для рассматриваемых SRAM ячеек проведена оценка вносимой задержки. Кроме того, к FinFET 6T SRAM ячейке с независимыми затворами применена методика уменьшения утечек. Ключевые слова КМОП; оперативная память; потребляемая мощность; FinFET; SRAM; MOSFET
