завадостійкість, помехоустойчивость ; матричні біноміальні числа, МБЧ, матричные биномиальные числа ; матричний біноміальний код, МБК, матричный биномиальный код ; методи оптимізації, методы оптимизации ; програмовані логічні інтегральні схеми, ПЛІС, программируемые логические интегралные схемы, ПЛИС ; цифрова техніка, цифровая техника ; Application-Specific Integrated Circuit, ASIC

Автором исследования обосновано применение естественной информационной избыточности с использованием матричных биномиальных двоичных чисел с целью повышения быстродействия и помехоустойчивости компонентов цифровых устройств. Получил дальнейшее развитие метод синтеза матричных биномиальных счетных устройств, в котором для построения счетных устройств использованы универсальные ячейки памяти, в которых организовано параллельный перенос сигналов по столбцам матрицы, что повысило быстродействие счетных устройств. Разработана имитационная модель, с помощью которой доказана достоверность аналитических выражений. Предложен метод выбора оптимальных параметров матричных биномиальных компонентов для обеспечения заданной помехоустойчивости при минимальных аппаратурных затратах. Разработаны и обобщены методы синтеза матричных биномиальных компонентов с проверкой на четность. Разработана модель оценки помехоустойчивости этих компонентов. В результате анализа вероятностных характеристик выявлено, что использование проверки на четность позволяет повысить помехоустойчивость матричных биномиальных компонентов до 5 порядков.

• УДК // Лічильники в комп'ютерах
• Праці співробітників ХНУРЕ // Петров Владислав Вікторович, Петров Владислав Викторович