У даному дипломному проекті проектується тестопридатний пристрій множення цілих чисел. Використовуються сучасні автоматизовані системи проектування фірм Aldec, Xіlіnx, Пристрій призначений для реалізації на програмувальних вентильних матрицях фірми Xіlіnx. FPGA, VHDL, VІRTEX, XІLІNX, ІСПИТОВИЙ СТЕНД, ТИМЧАСОВІ ДІАГРАМИ, СИНТЕЗ, ТПР, ІМПЛЕМЕНТАЦІЯ, ОБВ'ЯЗКА, SPARTAN 3E. В данном дипломном проекте проектируется тестопригодное устройство умножения целых чисел. Используются современные автоматизированные системы проектирования фирм Aldec, Xіlіnx, Устройство предназначено для реализации на программируемых вентильных матрицах фирмы Xilinx. DFT, FPGA, VHDL, VIRTEX, XILINX, ИСПЫТАТЕЛЬНЫЙ СТЕНД, ВРЕМЕННЫЕ ДИАГРАММЫ, СИНТЕЗ, ИМПЛЕМЕНТАЦИЯ, ОБВЯЗКА, SPARTAN 3E. In this work design of multiplication devise of integer binary numbers is considered. Design of testable devices multiplication of integers. Modern CAD systems from Aldec and Xilinx, are used in this work. Design is destination to implement on Xilinx FPGA chip. DFT, FPGA, VHDL, VIRTEX, XILINX, TEST BENCH, WAVE FORM, SYNTHESIS, IMPLEMENTATION, BINDING, SPARTAN 3E.
