арифметико-логічні пристрої, АЛП, арифметико-логические устройства, АЛУ ; верифікація, верификация ; графові моделі, графовые модели ; діагностування, диагностирование ; мови опису апаратури, МОА, языки описания аппаратуры, ЯОА ; надвеликі інтегральні схеми, НВІС, сверхбольшие интегральные схемы, СБИС ; системи автоматизованого проектування радіоелектронної апаратури, САПР РЕА, системы автоматизированного проектирования радиоэлектронной аппаратуры, САПР РЭА ; цифрові пристрої, ЦП, цифровые устройства, ЦУ ; System-on-Chips, SoCs ; HDL, мова, язык ; finite-state-machine, FSM ; Electronics Computer Aided Design, ECAD ; Electronic Design Interchange Format, EDIF

Впервые предложен метод обратного прослеживания для графовой модели HDL-кода, что позволяет значительно повысить глубину поиска ошибок проектирования в условиях неполной спецификации на проектируемое устройство. Получил дальнейшее развитие метод поиска ошибок проектирования на основе словарей неисправностей с использованием таблиц функций неисправностей и модификации верификации HDL-моделей TestBench. Разработана процедура автоматизации проведения диагностического эксперимента по поиску ошибок проектирования в HDL-моделях функционально-блочного уровня на этапе функциональной верификации. Разроботанные методы интегрированы в систему автоматизированного проектирования Active-HDL, что позволило сократить временные расходы на поиск ошибок проектирования при функциональной верификации проектов цифровых устройств.

• УДК // Системи автоматичної діагностики