Изучены существующие методы структурной и функциональной верификации пересечений тактовых доменов, где без применения специальных синхронизирующих структур высока вероятность попадания передаваемых сигналов в метастабильное состояние. Данный класс ошибок цифровых устройств имеет вероятностную аналоговую природу, крайне трудно поддается обнаружению и отладке, поскольку не проявляется при моделировании. В работе систематизированы и доработаны маршруты верификации, позволяющие эффективно противостоять проблеме метастабильности в современных система на кристаллах. ТАКТОВЫЕ СИГНАЛЫ, ТАКТОВЫЕ ДОМЕНЫ, ПРОЕКТНЫЕ ОГРАНИЧЕНИЯ, ФУНКЦИОНАЛЬНАЯ ВЕРИФИКАЦИЯ, СТАТИЧЕСКИЙ ВРЕМЕННОЙ АНАЛИЗ, CDC-ПЕРЕСЕЧЕНИЯ, МЕТАСТАБИЛЬНОСТЬ, MTBF-ПОКАЗАТЕЛЬ, СИНХРОНИЗАТОРЫ, АССЕРЦИИ. Вивчено існуючі методи структурної та функціональної верифікації перетинів тактових доменів, де без застосування спеціальних синхронізуючих структур є високою вірогідність потрапляння сигналів, що передаються, до метастабільного стану. Даний клас помилок цифрових приладів має вірогідностну аналогову природу, вкрай важко піддається виявленню і відлагодженню, оскільки не проявляється під час моделювання. Робота систематизує та доопрацьовує маршрути верифікації, що дозволяють ефективно протистояти проблемі метастабільності в сучасних системах на кристалах. ТАКТОВІ СИГНАЛИ, ТАКТОВІ ДОМЕНИ, ПРОЕКТНІ ОБМЕЖЕННЯ, ФУНКЦІОНАЛЬНА ВЕРИФІКАЦІЯ, СТАТИЧНИЙ ЧАСОВИЙ АНАЛІЗ, CDC-ПЕРЕТИНИ, МЕТАСТАБІЛЬНІСТЬ, MTBF-ПОКАЗНИК, СИНХРОНІЗАТОРИ, АСЕРЦІЇ This work examines existing structural and functional verification methods targeting the clock domain crossings, where a missing specialized synchronizing structure significantly increase the probability of signal falling into a metastable state. This class of digital circuit errors has a random analog-level nature, making it very hard to detect and debug, as it does not reproduce during regular simulation. This work summarizes and improves the verification flow leading to efficient resolution of the metastability problem in modern System-on-Chips. CLOCK SIGNALS, CLOCK DOMAINS, DESIGN CONSTRAINTS, FUNCTIONAL VERIFICATION, STATIC TIMING ANALYSIS, CDC-CROSSINGS, METASTABILITY, MTBF-index, SYNCHRONIZERS, ASSERTIONS.
