|
-
Ключові слова:
Карацуби алгоритми, Карацубы алгоритмы ; код Рида-Соломона ; матричні НВІС, матричные СБИС ; поля Галуа ; програмовані логічні інтегральні схеми, ПЛІС, программируемые логические интегралные схемы, ПЛИС ; розв'язувальні пристрої рівнянь, решающие устройства уравнений
-
Анотація:
Арифметики конечных полей широко используются в линейных блочных кодах, таких как код БЧХ и код Рида–Соломона, а также в криптографических алгоритмах. Умножители конечных полей играют важную роль и занимают значительную часть площади в конструкции СБИС. В работе представлен улучшенный обобщенный умножитель Карацубы. Оптимизация алгоритма умножения Карацубы осуществлена путем разделения сомножителей на две альтернативные формы и выражения всех членов с помощью повторяющейся процедуры. Выполнено сравнение аппаратных требований предложенного умножителя со стандартным умножителем Карацубы. Предложенный умножитель требует меньшего количества сложений по сравнению с традиционным и общая площадь сокращается на 53,75% (без редукции) и на 52,08% (с редукцией). Кроме того, предложенный умножитель обладает быстродействием на 3,63% (без редукции) и 3,91% (с редукцией) выше, чем у традиционного умножителя Карацубы. Предложенный модифицированный умножитель Карацубы использован для расчета ключевого уравнения в декодере RS(47, 41), который находит применение в интеллектуальных домашних сетях. Все работы по моделированию выполнены с использованием моделирующей системы Xilinx 14.3 ISE и реализованы на семействе устройств Vertex 5 FPGA.
-
Є складовою частиною документа:
|
