декодування, декодирование ; матриці, матрицы, matrices ; паралельні обчислення, параллельные вычисления ; Low density parity check codes, LDPC ; Field Programmable Gate Array, FPGA

Отримала подальший розвиток модель організації обчислень для частково паралельного Low density parity check codes (LDPC)-декодеру за рахунок виконання операції обчислення синдрому та обчислення значень вузлів перевірки паралельно з іншими операціями відповідно до отримання даних при декодуванні, що дозволило підвищити швидкодію декодеру. Удосконалено моделі побудови LDPC-декодеру шляхом застосування подвійної буферизації вхідних повідомлень, що дозволило зменшити час, необхідний на запис вхідного повідомлення. Отримала подальший розвиток модель частково паралельного LDPC-декодеру на основі організації паралельних черг запису/зчитування, що дозволило підвищити швидкодію декодеру в 1,1 ... 1,5 рази. Удосконалено метод побудови реконфігурованого частково паралельного LDPC-декодеру за рахунок організації чотирьохпортової пам'яті та принципів уникнення колізій. В 20 ... 50 разів підвищується пропускна здатність LDPC-декодеру при використанні розробленого в роботі методу побудови конвеєрної архітектури LDPC-декодеру.

• УДК // Алгебраїчна теорія кодів для виправлення помилок
• УДК // Кодери. Декодери