архітектура обчислювальних систем, архитектура вычислительных систем ; архітектура, архитектура, architecture

Рассмотрены архитектуры индексного модулярного и параллельного индексного субмодулярного умножителей. Разработан программный продукт, генерирующий синтезируемые поведенческие Verilog-описания умножителей данного типа. Проведено сравнение данных умножителей по занимаемой площади и быстродействию в базисе произвольной логики. Сформулированы критерии выбора значений модулей и подмодулей при построении данных умножителей

• Известия вузов. Электроника. [Текст] // Известия вузов. Электроника ; Министерство образования РФ, Московский государственный институт электронной техники - М. : МИЭТ. — 2004.
• Известия высших учебных заведений, Электроника [Текст] : научно-технический журнал. — М., 2004. — 2.

• УДК // Мікроелектроніка. Інтегральні схеми