автоматизоване проектування, автоматизированное проектирование ; цифрові автомати, цифровые автоматы, digital automata ; логічне моделювання, логическое моделирование, logic simulation ; генерація тестів, генерация тестов

Дисертація присвячена питанням проектування моделей цифрових керуючих автоматів, поведінка яких представлена на мові VNDL. З метою дотримання стандарту VNDL розроблені моделі змістовних графів переходів цифрових автоматів, які орієнтовані на технологічне рішення задач генерації тестів, перевірки справної поведінки та веріфікаційного моделювання. Запропоновані: стратегія тестування управляючого автомату, яка містить в собі чотири алгоритми обходу верхівок та дуг графу; модифікований П-алгоритм для знаходження рішень у вигляді вхідних наборів, які установлюють автомат у необхідний стан. Моделі опису, генерації тестів реализовані у вигляді програмного продукта ASFTEST, який сумісний з системою Activ-HDL та підтримує стандарти мов VNDL, Verilog.

• УДК // Автомати
• УДК // Цифрові (або переважно цифрові) системи, машини, обладнання