У даній роботі запропоновано метод автоматизованої верифікації VHDL-моделей алгоритмічних операційних пристроїв (АОП) швидкого перетворення Фур"є (ШПФ) з фіксованою комою. Метод реалізовано в складі програмного забезпечення для автоматизованого синтезу з графічного рівня VHDL-моделей АОП комплексного ШПФ з частотним проріджуванням за основою 2 з фіксованою комою.
The method of the automated verification of VHDL-models of algorithmic operation Fast Fourier Transform (FFT) devices (AOD) with fixed pointis proposed. The method is implemented as a part of the software for automated synthesis from graphical level of AOD VHDL-models for complex FFT with the frequency sampling on a basis 2 with the fixed point.
