Розроблено модулі ділення в елементному базисі програмовно-логічній інтегральній схемі (ПЛІС) типу FPGA, які виконано за допомогою поведінкового опису алгоритмів мовою VHDL. Виконано перевірку функціонування модулів ділення методом моделювання в системі ModelSim Xilinx Edition — MXE III за допомогою поведінкового стенда.
Разработаны модули деления в элементном базисе программно-логической интегральной схеме (ПЛИС) типа FPGA, выполненных с помощью поведенческого описания алгоритмов на языке VHDL. Выполнена проверка функционирования модулей деления методом моделирования в системе ModelSim Xilinx Edition - MXE III с помощью поведенческого стенда.
The dividers blocs on PLD base of type of FPGA were developed. They were realized by behavior description on VHDL. The functioning of dividers blocs was checked by simulation method in ModelSim Xilinx Edition — MXE III and behavior stand.
